注册 登录  
 加关注
   显示下一条  |  关闭
温馨提示!由于新浪微博认证机制调整,您的新浪微博帐号绑定已过期,请重新绑定!立即重新绑定新浪微博》  |  关闭

易拉罐的博客

心静自然凉

 
 
 

日志

 
 

74ls374和74ls373  

2013-01-23 17:52:57|  分类: 元器件 |  标签: |举报 |字号 订阅

  下载LOFTER 我的照片书  |
74LS374是八D触发器(三态同相),74LS373是八D锁存器(三态同相).
74LS374中文资料:54/74374
八上升沿 D 触发器(3S,时钟输入有回环特性)
简要说明:
374
为具有三态输出的八 D 边沿触发器,共有 54/74S374 54/74LS374 两种线路结构型式,其主要电器特性的典型值如下(不同厂家具体值有差别):型号 fm PD
54S374/74S374 100MHz 450mW
54LS374/74LS374 50MHz 135mW

374
的输出端 O0~O7 可直接与总线相连。当三态允许控制端 OE 为低电平时,O0~O7 为正常逻辑状态,可用来驱动负载或总线。当 OE 为高电平时,O0~O7 呈高阻态,即不驱动总线,也不为总线的负载,但锁存器内部的逻辑操作不受影响。当时钟端 CP 脉冲上升沿的作用下,O 随数据 D 而变。
由于 CP 端施密特触发器的输入滞后作用,使交流和直流噪声抗扰度被改善400mV
引出端符号:
D0
D7 数据输入端
OE
三态允许控制端(低电平有效)
CP
时钟输入端
O0~O7
输出端
外部管腿图:逻辑图:真值表:
74ls374和74ls373 - 易拉罐bb - 易拉罐的博客
 74LS373
为三态输出的八 D 透明锁存器,共有 54S373 和 74LS373 两种线路结构型式,其主要电器特性的典型值如下(不同厂家具体值有差别):
型号 TPD PD
54S373/74S373 7ns 525mW
54LS373/74LS373 17ns 120mW
373 的输出端 Q0~Q7 可直接与总线相连。
当三态允许控制端 OE 为低电平时,Q0~Q7为正常逻辑状态,可用来驱动负载或总线。当 OE 为高电平时,Q0~Q7 呈高阻态,即不驱动总线,也不为总线的负载,但锁存器内部的逻辑操作不受影响。
当锁存允许端 LE 为高电平时,Q 随数据 D 而变。当 LE 为低电平时,D 被锁存在已建立的数据电平。当 LE 端施密特触发器的输入滞后作用,使交流和直流噪声抗扰度被改善 400mV。
引出端符号:
D0~D7 数据输入端
OE 三态允许控制端(低电平有效)
LE 锁存允许端
Q0~Q7 输出端
真值表:
Dn
LE
OE
Qn
H
H
L
H
L
H
L
L
X
L
L
Q0
X
X
H
高阻态

  评论这张
 
阅读(835)| 评论(0)
推荐 转载

历史上的今天

在LOFTER的更多文章

评论

<#--最新日志,群博日志--> <#--推荐日志--> <#--引用记录--> <#--博主推荐--> <#--随机阅读--> <#--首页推荐--> <#--历史上的今天--> <#--被推荐日志--> <#--上一篇,下一篇--> <#-- 热度 --> <#-- 网易新闻广告 --> <#--右边模块结构--> <#--评论模块结构--> <#--引用模块结构--> <#--博主发起的投票-->
 
 
 
 
 
 
 
 
 
 
 
 
 
 

页脚

网易公司版权所有 ©1997-2017